首页
文章归档
图库
瞬间
友链
关于我
1
MATLAB 2024a/b安装
2
PVE 安装飞牛fnOS核显直通 AMD-5800u
3
docker 安装bili-sync-rs 同步B站收藏夹
4
Serdes 学习笔记,CDR时钟恢复(其一,基本 CDR原理和结构)
5
Serdes 学习笔记,锁相环(PLL)结构和原理(其一,Simple PLL)
肆拾伍
累计撰写
63
篇文章
累计收获
230
个点赞
累计收获
29523
次访问
导航
首页
文章归档
图库
瞬间
友链
关于我
目录
肆拾伍
几时归去,做个闲人
博客数据丢失,缓慢恢复中。留言请填写正确邮箱,无邮箱忽略
好物推荐:阿里云服务器5年220+元,最高续费10年
我自己一直在使用腾讯云的服务器,以前每年都有老用户的优惠,160元一年1H2G 6M带宽1000G流量。我一直使用了5年,明年服务器就要到期了。虽然说各家都经常有优惠活动,但是都是1年优惠期。我不想频繁更换主机,一直在寻找低价有保障的机型,这次终于找到适合自己的机型,一次买了10年。 题外话 最推荐
2026-03-19
8
0
0
24.8℃
好物开箱
Mac 极速安装Claude Code,阿里Coding Plan最佳搭配
受邀注册可获得10元代金券,抵扣Coding Plan,我就忘记点别人的链接了!! 我个人同时购买了kimi官方的订阅套 就提了一个问题网站的编码项目就能看到周用量超过了5%。 总结: 阿里模型众多,包括自研Qwen和开源先进模型GLM5及kimi2.5,价格最优,前两个月基本白送。 月之暗面价格贵
2026-03-08
149
0
0
38.9℃
踩坑集
Mac mini 安装 OpenClaw 指南 详细版
本文档介绍了在 Mac mini(特别是 Apple Silicon 芯片 M1/M2/M3)上安装 OpenClaw 的详细步骤。 小贴士:受邀注册可获得 10 元代金券,抵扣 Coding Plan。
2026-02-22
282
0
0
52.2℃
踩坑集
Verilog设计:安全状态机设计 Safe FSM
我们知道状态机需要添加default状态,避免状态机跳转到未知状态无法恢复。那么是不是只要增加了default状态机就完全没有风险了呢,可以看一下《Designing Safe Verilog State Machines with Synplify》这篇文章的介绍。 写状态机时需要检查状态机的跳转
2026-01-21
45
1
0
31.5℃
FPGA开发
Jumpserver 添加Ubuntu 24.04远程桌面
博主一直使用Jumpserver作为堡垒机,转跳到局域网中的各个设备,此前都是使用Windows+Linux server的形式,有局域网应用和网页需要打开就用Windows桌面机,一般都是远程到ssh上操作服务器。这次添加了Ubuntu 24.04用作VCS+Verdi的仿真机器,方便在外面调试代
2025-12-17
462
0
16
102.2℃
踩坑集
Verilog设计:KR-FEC /FEC (2112,2080) 编解码实现
2025-12-07
91
0
0
33.1℃
FPGA开发
IEEE Std 802.3-2022 KR-FEC原理
本文参考 IEEE Std 802.3-2022 Clause 74 章节。
2025-12-07
458
0
16
101.8℃
阅读笔记
IEEE Std 802.3-2022
IEEE Std 802.3-2022 PCS 64b/66b原理
10GBASE-R中的PCS层 IEEE Std 802.3-2022 在 49章,介绍了10GBASE-R的PCS(Physical Coding Sublayer,物理编码子层)64b/66b原理。 下面这几个 10G 以太网物理层变种均使用该同步头: 10GBASE-SR(多模光纤,短距离)
2025-12-06
620
0
18
122.0℃
阅读笔记
IEEE Std 802.3-2022
Verilog设计:简易的PCS模块66b同步设计
本文基于IEEE Std 802.3-2022 PCS 章节,介绍几种66b同步方法,处理位宽包括64bit数据到32bit数据,并给出一些优化方案。 整个简化流程可以表示为: 64bit输入数据->增加同步头->转换成64bit位宽数据-----> PMA tx ----->PMA rx ----
2025-12-03
85
0
0
32.5℃
FPGA开发
Verilog设计:分优先级的CPU访问接口协议设计
问题背景:模块A内部有一块RAM作为内部状态信息缓存,这个信息一方面需要被内部逻辑进行读写,一方面又需要被外部CPU总线读写,此时已经在模块A中分了时隙用于同时处理两个接口访问。现在模块B也需要对模块A中的RAM进行访问,并且优先级比CPU总线要高,因为外部CPU访问没那么紧急,都是可以挂起等待的。
2025-12-02
53
0
0
29.3℃
FPGA开发
上一页
下一页
1
2
3
4
5
6
7
弹