首页
文章归档
图库
瞬间
友链
关于我
1
MATLAB 2024a/b安装
2
PVE 安装飞牛fnOS核显直通 AMD-5800u
3
docker 安装bili-sync-rs 同步B站收藏夹
4
Serdes 学习笔记，锁相环（PLL）结构和原理（其一，Simple PLL）
5
Serdes 学习笔记，Serdes结构及原理
肆拾伍
累计撰写
58
篇文章
累计收获
43
个点赞
累计收获
18900
次访问
导航
首页
文章归档
图库
瞬间
友链
关于我
目录
肆拾伍
几时归去，做个闲人
FPGA开发
Verilog设计：KR-FEC /FEC (2112,2080) 编解码实现
2025-12-07
8
0
0
小于1分钟
赞
0
如果觉得文章对你有用，请随意赞赏
FPGA
HDL
Verilog设计：KR-FEC /FEC (2112,2080) 编解码实现
https://blog.songshiyu.cn/archives/verilogshe-ji-kr-fec-fec-2112-2080-bian-jie-ma-shi-xian
作者
肆拾伍
发布于
2025-12-07
更新于
2025-12-07
许可协议
CC BY 4.0
IEEE Std 802.3-2022 KR-FEC原理
评论
弹
评论